Померач се обично конструише каскадом више флип{0}}флопова, при чему смер померања података контролише сигнал такта. На пример, током померања удесно, подаци се померају од најмање значајног бита ка најзначајнијем биту, један бит по циклусу такта. Померање улево је супротно, померање података од најзначајнијег бита до најмањег бита. Током процеса померања, нови подаци се учитавају бит по бит кроз улаз, а стари подаци се излазе бит по бит кроз излаз.
Бит{0}}Схифтер комбинује више флип{1}}флипова у низу да би формирао померајући регистар. На пример, четири -окидача Д флип{4}}флопа са ивицом формирају логичко коло 4-битног регистра померања. Подаци улазе у регистар преко серијског улаза Д1. Излаз сваког флип-флопа постаје улаз података флип-флопа са десне стране. Под претпоставком да регистар померања почиње од 0000, дигитални податак Д3Д2Д1Д0 (тј. 1101) се секвенцијално помера од највишег бита Д3 до најнижег бита Д0. Након првог такта, К0 ће бити једнак Д3. Даље, пошто Д2 следи Д3, након другог импулса такта, стање ФФ0 ће се померити у ФФ1, а ФФ0 ће се променити у ново стање, односно К1=Д3, К0=Д2. И тако даље, можемо добити комплетну секвенцу стања 4-битног десног регистра померања.
