Дизајн хардвера и имплементација десног мењача
Верилог ХДЛ имплементација укључује две верзије: 8-битну основну верзију и 32-битну побољшану верзију.
Основна верзија користи наредбу цасе за имплементацију избора режима фиксне смене.
Побољшана верзија додаје порт за контролу динамичког померања и управља аритметичким помацима удесно преко кола за генерисање битова знака.
Комбинациони логички дизајн елиминише потребу за регистрима померања, директно реконфигуришући шаблон битова преко селектора података.
Верификација{0}}нивоа плоче користи развојно окружење Куартус ИИ, са функционалним таласним облицима тестираним на Алтера ДЕ2 развојној плочи.
Елементи системске интеграције
Дизајн модела машине захтева проширење скупа инструкција за подршку операцијама смене. Типична кодирања инструкција укључују поље за избор 4-битног режима. Кључна питања за решавање током интеграције система укључују:
Временско усклађивање контролних сигнала са АЛУ радним циклусима
Механизам за решавање сукоба за ознаке статусног регистра
Дизајн бајпаса података у цевоводу инструкција. У архитектури рачунарског система, ова компонента се програмеру појављује као транспарентна хардверска карактеристика, са детаљима имплементације који се обрађују на нивоу микроархитектуре.
